Calcul haute performance : un transfert de données plus économe en énergie

Vingt fois moins de consommation électrique, 20 à 40 % de débit supplémentaire : ce sont les performances du réseau sur puce 3D-NoC développé dans le cadre de l’IRT Nanoélec par des équipes du Leti, de STMicroelectronics et de Mentor Graphics.

Elles ont regroupé sur deux niveaux de circuits superposés 96 cœurs de calcul en FDSOI 28 nm, reliés par un interposeur actif en CMOS 65 nm. Cet interposeur accueille les cœurs de calcul et réalise la communication entre eux, la conversion électrique etc. Il réduit à quelques centaines de microns la distance entre cœurs, contre plusieurs centimètres avec des composants discrets sur carte électronique.

Un circuit est en cours de fabrication et devrait être livré début 2017. Compte tenu de la maturité de cette technologie, un transfert industriel pourrait avoir lieu rapidement.

Contact : denis.dutoit@cea.fr

Facebook

Twitter