Electronique Cryo-CMOS : effets thermiques et des contraintes dans les transistors MOSFET FDSOI jusqu’à très basse température

Dans le cadre du développement de la cryo-électronique, i.e. l’extension du domaine d’opération de l’électronique digitale ou analogique à des températures cryogéniques jusqu’à quelques dizaines de mK, en particuliers pour les applications quantiques, le but du projet post-doctoral est de poursuivre l’effort de modélisation et de caractérisation de la technologie FDSOI à basse température (4K et en-dessous).

On s’attachera plus particulièrement à l’étude des effets thermiques dans différentes architectures de transistor FDSOI (e.g. planar, nanofils/nanoribbon, 3D Coolcube), intégrant notamment un canal contraint pour les NMOS et les PMOS. Le but est de pouvoir, à partir de caractérisations électriques, aboutir à la compréhension et la modélisation de ces effets jusqu’à très basse température, et compléter ainsi un modèle compact FDSOI valable jusqu’à 4K en cours de développement.

L’une des applications industrielles directes de ce travail sera le transfert de ce modèle vers STMicroelectronics (IRT Nanolélectronique). Ce travail sera fait également en collaboration avec l’IRIG pour l’aspect expérimental, en lien avec les différentes équipes du projet transverse « ordinateur quantique » du Leti.

Facebook

Twitter