Actualités :
08 octobre 2019
Développement d’une solution d’empilement de batterie sur substrat Si
Cadre et contexte : Afin daugmenter la capacité des microbatterie lithium à surface de composant constante, lempilement 3D est la solution à envisager tout en réduisant au maximum les parties passives du composant (wafer, intercos, scellement). Lobjectif du stage est de développer et valider des briques technologiques nécessaires à cet empilement Travail demandé : Réalisation […] >>
08 octobre 2019
Superhydrophobic surface integration for Die-to-Wafer hybrid bonding by self-assembly.
Context : Die-to-wafer stacking is foreseen by major microelectronic industrials as essential for the success of future memory, photonic devices or high performance computing involved in Artificial Intelligence booming. CEA-Leti demonstrated Die-to-Wafer with hybrid bonding which significantly reduces the electrical interconnection pitch compared to standard bonding techniques. Die alignment time is identified as the main […] >>
08 octobre 2019
Modulation des niveaux de résistance dans une mémoire RRAM pour des applications neuromorphiques
Contexte: Depuis les dernières 50 années, les processeurs sont basés sur larchitecture de von Neumann et les progrès dans lintégration à très grande échelle ont permis de réaliser cette architecture computationnelle sur un substrat technologique adéquat. Cependant aujourdhui la miniaturisation des composantes électroniques nest plus suffisante pour augmenter les performances et réduire la consommation de […] >>
08 octobre 2019
Hybrid CMOS-RRAM Neuron circuits
Context : Brain-inspired architectures in neuromorphic hardware are currently subject to intensive research as an alternative to the limits of traditional computer organization. The remarkable computing performance and efficiency of biological nervous systems are widely attributed to the co-localization of memory and computation spatially through the structure. Re-configurable non-volatile resistive memories (RRAMs) can be incorporated […] >>
08 octobre 2019
Integration of a resistive memory with a back-end selector in FDSOI 28nm node for In Memory Computing applications
Context : The near future is Internet of Things (IoT), with the need of a data storage infrastructure allowing Big Data processing and Artificial Intelligence (AI) applications. The Memory Laboratory in CEA-LETI is developing the next generations of Non-Volatile Memories, and among them Cross Bar structure based on ReRAM + OTS selector is very promising. […] >>